97碰免费观看视频_在线人成网站免费

FPGA開(kāi)發(fā)工程師（SAR） 30-36萬(wàn): 武漢某知名科技有限公司; 所屬部門：研發(fā)部 匯報(bào)對(duì)象：; 本科以上語(yǔ)言能力不限 25 歲-38 歲 5 年工作經(jīng)驗(yàn) 性別不限; 投遞簡(jiǎn)歷
完善在線簡(jiǎn)歷上傳附件簡(jiǎn)歷

FPGA開(kāi)發(fā)工程師（SAR）30-36萬(wàn): 武漢某知名科技有限公司; 所屬部門：研發(fā)部 匯報(bào)對(duì)象：; 本科以上語(yǔ)言能力不限 25 歲-38 歲 5 年工作經(jīng)驗(yàn) 性別不限; 投遞簡(jiǎn)歷
完善在線簡(jiǎn)歷上傳附件簡(jiǎn)歷

職位描述: 1、參與芯片選型，軟硬件資源、性能、開(kāi)發(fā)工具評(píng)估；
2、主流高速ADC、DAC芯片選型、軟硬件接口設(shè)計(jì)；
3、雷達(dá)信號(hào)處理相關(guān)算法在FPGA上的實(shí)現(xiàn)；
4、參與項(xiàng)目整體方案設(shè)計(jì)及規(guī)劃實(shí)施、板級(jí)調(diào)試以及系統(tǒng)聯(lián)調(diào)。
崗位要求：
1、通信、電子、計(jì)算機(jī)專業(yè)本科及以上學(xué)歷，具有1-3年相關(guān)工作經(jīng)驗(yàn)；
2、能熟練使用示波器、頻譜儀、矢網(wǎng)等儀器測(cè)試射頻信號(hào)特性；
3、精通VerilogHDL語(yǔ)言和時(shí)序約束、時(shí)序分析、時(shí)序優(yōu)化方法；
4、熟悉FPGA外部存儲(chǔ)控制器，對(duì)FPGA器件結(jié)構(gòu)有深入了解；
5、有JESD 204B高速接口開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先；
6、熟悉S/X波段雷達(dá)信號(hào)處理算法者優(yōu)先，如濾波、目標(biāo)調(diào)制、數(shù)字預(yù)失真等；
7、有ZYNQ ，國(guó)產(chǎn)FPGA及器件開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先。
企業(yè)介紹
工作地址: 湖北

職位發(fā)布者